您好,欢迎光临中国电子应用网![登录] [免费注册] 返回首页 | | 网站地图 | 反馈 | 收藏
在应用中实践
在实践中成长
  • 应用
  • 专题
  • 产品
  • 厂商
  • 新闻
  • 展会
  • 活动
  • 博客
  • 招聘
当前位置:中国电子应用网 > 新闻中心 > 正文

ADI时钟抖动衰减器优化JESD204B串行接口功能

2015年09月09日18:16:50 本网站 我要评论(2)字号:T | T | T
关键字:应用 通信 
Analog Devices, Inc.,全球领先的高性能信号处理解决方案供应商,最近推出一款高性能时钟抖动衰减器HMC7044,其支持JESD204B串行接口标准,适用于连接基站设计中的高速数据转换器和现场可编程门阵列(FPGA)。JESD204B接口专门针对高数据速率系统设计需求而开发,3.2 GHz HMC7044时钟抖动衰减器内置可以支持和增强该接口标准特性的独特功能。HMC7044提供50 fs抖动性能,可改善高速数据转换器的信噪比和动态范围。该器件提供14路低噪声且可配置的输出,可以灵活地与许多不同的器件接口。HMC7044还具有各种时钟管理和分配特性,使得基站设计人员利用单个器件就能构建完整的时钟设计。

  • 查看产品页面、下载数据手册、申请样片和订购评估板:

http://www.analog.com/pr150909/hmc7044

  • 通过在线技术支持社区EngineerZone®联系工程师和ADI产品专家: https://ezchina.analog.com/community/rf
  • 更多有关产品信息,请致电亚洲技术支持中心:400 6100 006, 或发送邮件至 china.support@analog.com , 也可点击ADI官方微博http://weibo.com/analogdevices ,或通过手机登录m. analog.com 或 www.analog.com了解最新产品等信息。
  • 更多ADI产品及应用视频,请访问:http://videos.analog.com/category/chinese/

 

基站应用中有许多串行JESD204B数据转换器通道需要将其数据帧与FPGA对齐。HMC7044时钟抖动衰减器可在数据转换器系统中产生源同步且可调的样本和帧对齐(SYSREF)时钟,使JESD204B系统设计得以简化。该器件具有两个锁相环(PLL)和重叠的片内压控振荡器(VCO)。第一PLL将一个低噪声、本地压控时钟振荡器(VCXO)锁定至噪声相对较高的参考,而第二PLL将VCXO信号倍频至VCO频率,仅增加非常小的噪声。对于蜂窝基础设施JESD204B时钟产生、无线基础设施、数据转换器时钟、微波基带卡和其它高速通信应用,HMC7044架构可提供出色的频率产生性能,相位噪声和积分抖动均很低。

 

HMC7044时钟抖动衰减器主要特性

 

  • 支持JEDEC JESD204B
  • 超低均方根抖动:50 fs(12 KHz至20 MHz,典型值)
  • 噪底:-162 dBc/Hz (245.76 MHz)
  • 低相位噪声:<-142 dBc/Hz(800 kHz至983.04 MHz输出频率)
  • PLL2提供多达14路差分器件时钟
  • 支持最高5 GHz的外部VCO输入
  • 片内稳压器提供出色的PSRR

报价与供货

产品

样片供货

全面量产

千片订量报价

封装

HMC7044

现在

Q415

12.75美元/片

68引脚

10-mm × 10-mm LFCSP封装

网友评论:已有2条评论 点击查看
登录 (请登录发言,并遵守相关规定)
如果您对新闻频道有任何意见或建议,请到交流平台反馈。【反馈意见】
关于我们 | 联系我们 | 本站动态 | 广告服务 | 欢迎投稿 | 友情链接 | 法律声明
Copyright (c) 2008-2015 01ea.com.All rights reserved.
电子应用网 京ICP备12009123号 京公网安备110105003345号